May 22, 2018 Ostavite poruku

LCD LCD dizajn temeljen na FPGA

Zbog svoje male veličine, male težine i male potrošnje energije,LCD zasloni s tekućim kristalimakoriste se u širokom rasponu primjena. Na primjer, kao zaslonske ploče za zrakoplove, tenkove i brodove, prostor koji zauzimaju izvorni CRT zasloni može se smanjiti, težina opreme može se smanjiti, a manevarska sposobnost može se poboljšati.

Ovaj dizajn koristi LCD zaslon sa znakovima s ugrađenim grafičkim kontrolerom Si.tronix ST7066U na razvojnoj ploči Spartan-3E, koji implementira: (1) Prikaz jednog znaka na bilo kojem položaju i prikaz znakova na cijelom i preko cijelog zaslona ; (2) Prikaz prilagođenih znakova (karaktera) i prikaz kretanja pojedinačnih znakova preko cijelog ekrana. Među njima, grafički kontroler [1] je odgovoran za primanje upravljačkih naredbi i podataka i njihovo slanje na LCD zaslon.

1 grafički kontroler Sitronix ST7066U

Kontroler ima tri interna prostora za pohranu, DD RAM, CGROM i CG RAM, koji se trebaju inicijalizirati prije slanja podataka.

(1) DD RAM (RAM za prikaz podataka)

Kod znaka je pohranjen. Fizički, DD RAM ima ukupno 80 znakovnih pozicija, svaki red ima 40 znakova, ali samo 16 može biti prikazano, a preostala 24 se ne prikazuju. Prije čitanja ili pisanja potrebno je inicijalizirati brojač adresa. Brojač adrese može se održavati konstantnim ili se automatski povećava ili smanjuje za 1 nakon čitanja ili pisanja.

(2) CG ROM (ROM generatora znakova)

Bitmapa fonta koja sadrži svaki unaprijed određeni znak.

(3) CG RAM (RAM za generator znakova)

Sadrži 8-bitne prilagođene bitmape znakova. Svaki bit prilagođenog znaka sastoji se od 5 točaka u 8-bitnim bitmapama. Specifična upotreba ista je kao DD RAM.

1.1 Signali sučelja s FPGA

LCD i FPGA signali sučelja [2] su: (1) omogućen signal LCD_E; (2) signal odabira registra LCD_RS; (3) kontrolni signal čitanja/pisanja LCD_RW; (4) četiri LCD podatkovne linije i StrataFlash podatkovna linija SF_D<11:8>Multipleksiranje.

1.2 Vremenska analiza

Vrijednost podataka SF_D<11:8>, LCD_RS, LCD_RW moraju biti uspostavljeni i stabilni najmanje 40 ns prije nego što LCD_E postane visok, a LCD_E ostane visok najmanje 230 ns. U mnogim je aplikacijama LCD_RW uvijek nizak jer se podaci obično ne čitaju sa zaslona.

 LCD modules.jpg

Pošaljite upit

whatsapp

teams

E-pošte

Upit